

(11)Publication number:

60-257161

(43) Date of publication of application: 18.12.1985

(51)Int.CI.

H01L 27/04

H01F 19/04 H01L 27/06

(21)Application number: 59-112651

(71)Applicant: NEC CORP

(22)Date of filing:

01.06.1984

(72)Inventor: KUSAMA NOBORU


SHINOZAKI SATORU

## (54) SEMICONDUCTOR TRANSFORMER COUPLING CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To make a monolithic semiconductor circuit by a method wherein an insulating film is arranged in coil type close to a semiconductor with one end of the film grounded through the intermediary of a capacity to be reactance—coupled at an optional input output impedance ratio.

CONSTITUTION: Conductor wirings 111, 112... are arranged on a thick insulating film 4 as double structure to be coupled with one another through the intermediary of a capacity 11 while the circuit operation of coupling coils 111, 112... is stabilized to reinforce the coupling force. The operation of capacities C11, C12... is stabilized since a silicon nitride film 27 may be individually designed as a dielectric. Therefore, a transformer circuit made as a hybrid structure may be made as a monolithic semiconductor device together with other circuit elements. Through these procedures, semiconductor chips may be miniaturized while assuring the transformer coupling circuit of high reliability.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

**BEST AVAILABLE COPY** 

## ⑩ 日本国特許庁(JP)

10 特許出願公開

# ⑫公開、特許公報(A)

昭60-257161

@Int.Cl.⁴	識別記 <del>号</del>	庁内整理番号 L-7514-5F 2109-5E 7925-5F	<b>國公開</b>		
H 01 L 27/04 H 01 F 19/04 H 01 L 27/06				昭和60年(198	35)12月18日
	101		審査請求 有	発明の数 1	(全7頁)

❷発明の名称

半導体変成器結合回路装置

②特 頤 昭59-112651

**23H** 願 昭59(1984)6月1日

伊発明 草 間 昇 砂発 明 者 崹 了 砂出 頭 人 日本電気株式会社 ⑫代 理 人 弁理士 内 原

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

1. 発明の名称 半導体変成器結合回路裝置

## 2. 特許請求の範囲

- (1) 半導体基板と、前記半導体基板上の絶縁膜面 に互いに近接するコイル形状に配置され、その 一端を半導体基板に形成した容量を介してそれ ぞれ接地し、且つ任意の入出力インピーダンス 比でリアクタンス結合する 2 つの導体配線から 成る2端子対回路を備えることを特徴とする半 導体变成器結合回路裝置。
- (2) 前記2端子対回路の2つの導体配線が同一絶 縁膜面上に形成された構部を隠て空間的に配置 され、電磁結合するととを特徴とする特許辨求 の範囲第(1)項記載の半導体変成器結合回路装置。
- (3) 前記2端子対回路の2つの導体配線が2階に 形成された絶縁膜固上に互いに対向配置され、 前記 2 暦目の絶縁膜を介し容量結合することを

特徴とする特許請求の範囲第(1)項記収の半導体 変成器結合回路裝置。

- (4) 前記2端子対回路の2つの導体配線の一端部 が、半導体基板内掴込み層の接合容量を介し、 それぞれ接地されることを特徴とする特許請求 の範囲第(1)項記載の半導体変成器結合回路袋産。
- (5) 前記2端子対回路の2つの導体配線の一端部 が、半導体基板上の絶縁膜を誘電体とする容量 を介し、それぞれ接地されることを特徴とする 特許請求の範囲第(1)項記載の半導体変成器結合 回路装置。

## 3. 発明の詳細な説明

(技術分野)

本発明はモノリショク半導体集役回路の構成に 適する半導体変成器結合回路装置に関する。

#### (従来技術)

トランジスタ回路により電力増幅を行うには、 その入力側および出力側において、それぞれの利 得が歳大となるようにインピーダンス整合を行な

特別昭60-257161(2)

9必要があり、トランジスタ増幅回路の入力イン ビーダンスZiおよび負荷RLは、それぞれ $\sqrt{h_{11}\Delta h/h_{12}}$ および $\sqrt{h_{11}/h_{22}\Delta h}$  となるようKインビーダンス整 合される。ここで $\Delta h$ は、 $\Delta h=h_{11}h_{12}-h_{12}h_{21}$ で表 わされるトパラメータ表示の量である。

**- 3 -**

板と、前記半導体基板上の絶縁膜面に互いに近接 するコイル形状に配置され、その一端を半導体若 板に形成した容量を介してそれぞれ接地し、且つ 任意の入出力インピーダンス比でリアクタンス結 合する2つの導体配線から成る2端子対回路を備 えることを含んで構成される。

#### (発明の効果)

る。従って、この変成器による結合回路は、従来専 ちハイブリッド半導体集積回路で構成されて来た。 しかしながら、回路の超立に多数の工程を被する こと、治工具の制度により特性がパラックなどの 難点がある他、半導体装置そのものを著しく大形 化するので、R C 結合回路用機にモノリンック半 導体集積回路に構成できることが望ましい。

ととろで、マイクロ波回路におけるインピーダンス整合は通常ストリップ部路上のスタブで行なわれる。従って、マイクロ波回路に限って暫えば、この手法を用いてモノリシック半導体集積回路に 構成することは可能である。しかし、半導体基板上に占めるスタブの形成面積が大きいので、半導体装備の大きさは可成り大形なものとなる。

#### (発明の目的)

本発明の目的は、上記の情況に鑑み、モノリン ック半導体構造を備えた半導体変成器結合回路装 置を提供することである。

#### (発明の構成)

本発明半導体変成器結合回路裝置は、半導体施

- 4

第1図は本発明をエミッタ妥地多段トランジス タ増幅器に実施した場合の一実施例を示す接続回 路図で、一点鎖線で出んだ1および2に、それぞ れ本発明半導体変成器結合回路装置の等価接続固 路を示す。本実施例回路は通常のエミッタ接地多 段トランジスタ増幅器で、この他初段トランジス  $ilde{ ilde{Q}}_{a}$ 、次段トランジスタ $ilde{ ilde{Q}}_{a}$ ,……,入力結台容量 Co, 直流電源 Vccおよびダイオート D, , D, ,……, 抵抗 R<sub>1</sub> , R<sub>2</sub> , R<sub>3</sub> , R<sub>4</sub> , R<sub>8</sub> , R<sub>8</sub> ......からなるパイ アス回路その他を含む。変成器結合回路1および 2は、それぞれリアクタンス結台する一対のコイ ルム, かよびしょまたはしょかよびしょと、それぞ れの一端を容費扱地する容量 C,1, C,2, C,1をよび C<sub>1</sub>, から成る 2 端対回路である。ととで容量 C<sub>11</sub>, C, s, C, および C,s は、それぞれ結合コイルし,, L, s, Le, および L, の一端を高周放的に接地し且つ 地気である半導体基板に直流分が流れるのを阻止 するよう作用する。とれら2端子対風略は、剛一 回路構成を以って各増幅段間にそれぞれ一つづつ 挿入される。

特問昭60-257161(3)

一対の結合コイルの導体配線のそれぞれは、半 導体基板上の絶線膜面に近接配置が接近を 成される。導体配線のそれぞれが一つの 一対のでは、とから、といいでは 大有する場合には、とから、といいでは でではないに、はいいでは でではないに、は、はいいでは でではないに、はいいでは でではないに、はいいでは でではないに、はいいでは でではないではないでは でではないではないではないでは でではないではないではないでは でではないではないではないでは でいる。といいで ではないではないではないでは でいる。といいで ではないではないではないでは でいる。といいで でいる。といいで ではないではないが でいる。といいで でいる。といいが でいる。といいで でいる。 でい

第2図は本発明半導体変成器結合回路装置の一 実施例を示す平面構造図、第3図は第2図を競 X-X'に沿って切断し矢印方向に見たときの断 面構造図である。本実施例では一対の結合コイル L, かよびL, の導体配線のみが表わされ、他のコ イルは省略されている。一対の結合コイルL, か

- 7 -

は、それぞれ導体配線 &; i , &; z と N\*シリコン領域 7,8との間およびn゚組込み備5,6とパイアス 回路の抵抗 R, , R. (何れも図示しない) からそれ ぞれ延びる導体配線15,16との間に形成され るオーム接触部を示し、更に17および18はそ れぞれ埋込み脂5および6の周辺領域に形成した P<sup>\*</sup>闇のチャンネル・ストッパーである。とのよう にして、一対の結合コイルはその一端を埋込み層 の接合容量を介して接地し、絶様膜上で電磁約合 する2端子対回路を構成する。従って巻線比を適 宜選択するととによって、任意のインピーダンス 比でトランジスタ回路の入出力倒をそれぞれイン ピーダンス整合する変成器結合回路として動作せ しめることができる。以上はマイクロ彼回路を対 象に説明しているので、各半導体領域の不純物機 度も一つの例示として、揚げたものである。

一対の結合コイルム,およびム。が周囲からの影響を受けず電磁結合するためには、下地酸化膜4. は可及的に厚膜であるととが望ましい。従って、酸化膜4は窒化シリコン(81。N。)をマスク材とす

よび Li。は、不納物 適度 7~8×10-1\*原子/cd 程度のP彤シリコン基板3上に形成されたシリコ ン酸化膜 (SiOz) 4 固にアルミまたは多結晶シリ コン導体配線 611, 612 で形成される。また直流阻 止のための容量 Cital び Cita トランジスタ Q1, Q2, ……の趣込み層(何れも図示しない)の ... 形成の勝同時に形成された埋込み層 5 および 6 の 接合容量がそれぞれ利用される。との埋込み層の 接合容量を利用する半導体回路構造は、地気への 配線を特化必要としないマイクロ放領域で効果を あげるととができる。埋込み層 5 および 6 は、不 純物濃度が1×10 🍱 原子/cd 程度の N \* シリコン 度である。 導体配線 ム.; および ℓ, 2の一端は、不純 物浸度が 1 × 1 0º 程度の N\*シリコン領域 7 およ び8を介して埋込み層5かよび6にそれぞれ接続 される。ととにN形シリコン領域9および10は、 敢化膜4の形成の際島状に残された5×1 0゚゚゚~゚゚ 原子/calの不純物濃度のエピタキシャル層で、ト ランジスタ素子のコレクタ領域と同時に形成され る。また11および12ならびに13かよび14

- 8 -

る公知の熱酸化手段によって、1.5~3.0 μmの 厚膜に形成される。すなわち、P形蓋板3の一主 面には、例えば砒素(A8) かよびホウ素(B)が それぞれイオン注入され、まずN<sup>\*</sup>担込み層板5, 6かよびチャンネル・ストッパー17,18の各 P<sup>\*</sup>層領域が形成される。とれらはトランシスタ 略業子の製造工程で同時に形成できる。ついて基 板全面にN形のエピタキシャル層を成長させ、更 にとの上面に導い強化シリコン膜(SI<sub>3</sub>N<sub>4</sub>)がマス ク層として形成される。後にとの強化膜を選択 的に除去し熱酸化工程を行えば酸化膜を選択 かに成長し、所定の図形を形成し得る。なか、 識別を容易にするため第2図ではこれにハッテン ングを施した。

トランジスタ $Q_1,Q_2,\cdots$  抵抗  $R_1,R_2,\cdots$  ダイオード  $D_1$ 。  $D_2$  などの形成もまた公知の製造技術であり、これらの製造工程と共に  $N^*$  シリコン領域 1 および 8 も同時に形成される。この際抵抗  $R_1$  ,  $R_2$  …… は、トランジスタ  $Q_1$  ,  $Q_2$  …… の各ペース領域と同時に形成した拡散領域を利用するこ

特開昭60-257161(4)

とができる。また抵抗値の大きさによっては、前 述の N\* 埋込み屑を利用することも可能である。

第4図、第5図をよび第6図は、半導体基板上 **に形成されるトランジスタ抵抗および容量の各半** 導体構造を示す図で、トランジスタの各領域と、 抵抗および容量が利用する領域との関係をそれぞ れ明らかにしたものである。ことでB,EおよびC はトランジスタのペース・エミッタおよびコレク タの各電極、Rはペース領域を利用した電極19a, 19b間の抵抗、R/はN\*埋込み階を利用した電 低20g,20b 間の抵抗をそれぞれ示す。また 接合容盤 Coo は、第 5 図の場合は電値 2 1 を介し て荔板面から取り出され、第6図の場合は幽療地 気に接地される。第5図では越込み肩と地気との 間にも容量は存在するが、ペース質減とコレクタ 領域との間の方が遥るかに大きい。すなわち抵抗 および容量をトランジスタの各領域をそのまま用 いて形成することも出来、その他種々の変形も切 能である。

対となる結合コイル L<sub>11</sub> および L<sub>12</sub> ……および各 ー11ー

リシック半導体染板回路にきわめて容易に構成で きる利点を有する。

第7図は本発明半導体変成器結合回路装置の他の実施例を示す所面構造図で、前実施例と共通する部分は同一符号で設わしたものである。本実施例では第1図に示した容量 C<sub>11</sub>, C<sub>12</sub>, ……は窒化シリコン膜(Si<sub>2</sub>,N<sub>4</sub>) 22を辞電体として半導体密板上に形成され、また導体配線 J<sub>11</sub> および l<sub>12</sub>は互いに深い得部23で空間的に配置されて破結合される。ととで、N<sup>6</sup> MB 2 4 はトランジスタのN<sup>6</sup> MB 2 5 と間時に形成された導電領域であり、26は容量の接地されるペき片電値である。

取出し電極等は、以上の各回路業子形成後、基板 全面に被増されるアルミまたは多結晶シリコン層 の選択的除去工程によって形成される。多結晶シ リコンを用いた場合には、予かじめ不純物をドー プし且つアニールして活性化して置かねばならな い。これらの除去工程には異方性ドライエッチン グ法(R.Ⅰ.B)を用いることができる。これ によって結合コイル Li, および Li, ……等の 導体配 醸り,およびり,……の線幅および間隔をきわめて 精密に制御され、且つ徽細寸法形状に加工されて 形成される。 すなわち、導体配線 🗓 および 🚛 … …は、線幅および間隔がそれぞれ較小  $1.0\sim1.5$ д m に ま で 磁 細 化 さ れ 配 置 さ れ る 。 従 っ て 対 と な る結合コイルL;およびL;。……は娘化與4頭上に あっても充分電磁結合し変成器結合回路として微 能することが可能となる。

以上明らかにしたように、本苑明変成器結合回路装置の各回路案子は何れも半導体構造を備えて かり、且つその他の回路案子と基板を共通とし、 全て既知の製造技術により形成し得るので、モノ

-12-

いた場合に比し回路動作はより安定化する。また 絶縁酸化膜4上には更に強化膜が形成されるので 信頼性の向上はきわめて顕著である。導体配線間 の游部23は異方性ドライエッテング(R.I.E) を前突施例の場合よりも少く深く行えは容易にで きる。この場合形成できる隣の深さは最大 30 μm である。本実施例では絶縁酸化膜4 に達したとこ ろで止めているが、もっと深く切り下げてもよい。 本実施例の半導体装置も全て公知の技術で製造す ることのできるモノシリック半導体構造である。

第8図、第9図をよび第10図は本発明半導体 変成器結合回路装置の更に他の実施例を示す断面 構造図である。本実施例では窒化シリコン(SizN、) 膜27を挿んで2層構造に配赦され、この強化シ リコン膜を誘電体として容量結合する導体配線 ℓ11 かよび ℓ12 …… と、同じくこの窒化シリコン 膜27を誘電体として基板3上に形成された接地 容量 C11 かよび C11 とを含む。窒化シリコン 膜27 は公知の CV D法(ケミカル・ペーパー・デボジ ション)、特に熱CV D法によれば、0.1 μ m 以

本実施例によれば、導体配線  $\ell_1$  ... かよび  $\ell_1$  ... … … は全て厚い絶縁膜上に 2 層構造に配置され容量。 を介して結合せしめることができるので、結合コ イル  $L_1$  ... かよび  $L_2$  ... … の回路動作は安定し、且 つ結合力の大きさをより一層強めることができる。 また容量  $C_{11}$  ,  $C_{12}$  , …… は第 2 層目の絶縁膜を形

-15-

多増幅器に実施した場合の一実施例を示す接続回路図、第2図は本発明半導体変成器結合回路を設定をの一実施例を示す平面構造図、第3図は見たときの験XーX,に沿って切断し矢印方向に見たときの断面構造図、第4図、第5図および第6図は氏形成されるトランジスタ、抵抗を登りを半導体構造を示す図、第7図は不発明半び容量の各半導体構造を示す図、第7図は不発明半び等体結合回路装置の更に他の実施例を示す断路接回の更に他の実施例を示す断面構造図である。

1,2……本発明結合回路要置の等価接続回路、L<sub>11</sub>,L<sub>12</sub>,L<sub>21</sub>,L<sub>2</sub>, .....結合コイル、C<sub>11</sub>,C<sub>12</sub>, ...... 接地容量、Q<sub>1</sub>,Q<sub>2</sub> .....トランジスタ素子、ℓ<sub>11</sub>,ℓ<sub>12</sub> .......コイル導体配線、3……半導体基板、4……厚い酸化シリコン膜、5,6 ..... N・埋込み層、22,27……塩化シリコン膜、23……絶縁膜に形成された溝部、28,29……スルー・ホール。

代理人 弁理士 内 原


(4000)

成する窒化シリコン膜をそのまま砂粒体としてそれぞれ個別に設計し得るので、前実施例同様回路動作は安定化する。また前実施例同様に絶縁酸化膜4上には更に強化膜が形成されているので、信頼性を顕著に向上することができる。本実施例の半導体装置も全て公知技術を用いて製造することのできるモノシリック半導体構造を備えるものである。


以上詳細に説明したように、本発明によれば、 従来ハイブリッド構造で製造されていた変成器結 合回路はトランジスタその他の回路業子と共にモ ノリシック半導体装置として製造することができ るので、半導体チップを小形化し且つ信頼性を高 めるうえに顕著な効果を有する。またバイアスの 掛け方について制約を受けることがないので、ト ランジスタ増幅回路を種々の接地方式で構成する ことが可能である。

## 4. 図面の簡単な説明


第1図は本発明をエミッタ接地多段トランツス ~16~





第1図





第6図












第9図



第10図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.